환경데일리 - SK하이닉스, 차세대 고용량 메모리 시장 탄탄

[환경데일리 김영민 기자]SK하이닉스가 1테라비트(Terabit) QLC(Quadruple Level Cell) 제품을 개발해 주요 SSD(Solid State Drive) 컨트롤러 업체에 샘플을 출하했다.

이 제품은 현재 양산 중인 세계 최초 96단 CTF(Charge Trap Flash) 기반 4D 낸드 기술에 자체 QLC 설계 기술을 적용했다. SK하이닉스는 QLC 시장이 본격 형성되는 시기에 맞춰 96단 기반 1Tb QLC 제품까지 낸드 포트폴리오를 확대하고 차세대 고용량 메모리 시장 대응력을 강화한다는 방침이다.

QLC는 데이터를 저장하는 최소 단위인 낸드 셀(Cell)에 4비트(bit)를저장할 수 있는 기술이다. 이 기술을 활용하면 하나의 셀에 3비트를 저장하는 TLC(Triple Level Cell) 대비 동일한 면적에서 집적도를 높일 수 있어 원가경쟁력을 갖춘 고용량 제품 구현이 가능해진다. QLC 기술로 1테라비트를 구현하기 위해서는 손톱 크기의 작은 칩에 총 2748억 개의 셀 집적과 고도의 QLC 설계 기술이 필요하다.

SK하이닉스는 3D 기반 QLC보다 90% 이하로 면적을 줄인 이 제품으로 업계 최고 수준의 원가 경쟁력 확보가 가능해졌다. 또한, SK하이닉스는 4D 낸드의 장점인 작은 플레인(Plane) 사이즈를 활용해 4플레인 구조도 적용했다. 플레인은 하나의 칩 내부에서 독립적으로 동작할 수 있는 셀과 주변부 회로들을 말하는데, 이를 2개에서 4개로 늘려 데이터 처리성능(Data Bandwidth)을 2배로 증가시켰다. 기존에 2개의 플레인에서 32킬로바이트(KByte) 데이터를 동시 처리했다면, 이 제품은 64킬로바이트까지 동시에 처리가 가능해진 고성능 제품으로 원가와 성능 경쟁력을 동시에 확보했다.

▲SLC, MLC, TLC, QLC별 Cell 하나에 구분되는 데이터 종류를 도식화

SK하이닉스는 SSD용 컨트롤러와 낸드 스토리지 디바이스를 개발 및 판매하는 업체들에게 최근 샘플을 보내 동작 성능을 확인했다고 밝혔다. 이 분야 글로벌 리더 기업인 대만 실리콘모션(Silicon Motion)의 CEO 월리스 코우(Wallace Kou)는 "이 제품은 엔지니어링 샘플임에도 불구하고 소비자용(client) SSD가 요구하는 신뢰성과 성능을 충분히 만족하고 있다."고 밝혔다.

​

SK하이닉스는 QLC용 소프트웨어 알고리즘과 컨트롤러를 자체 개발 중으로 향후 고객 수요에 맞춰 적기에 솔루션 제품을 출시한다는 계획이다.

SK하이닉스 낸드개발사업전략담당 나한주 상무는 "기업용 QLC 수요가 본격적으로 형성되는 내년 이후부터 QLC 기반 SSD를 출시할 예정"이라며 "특히 16TB 이상의 솔루션으로 하드디스크드라이브를 대체하는 고용량 기업용 SSD 시장에서 확고한 입지를 다질 계획"이라고 밝혔다.

시장조사기관 IDC에 따르면 낸드플래시 시장에서 QLC 비중은 2019년 3%에서 2023년까지 22%로 확대될 전망이다. 또한 기업용 SSD는 용량(GB) 기준으로 2018년부터 2023년까지 연평균 47.9% 성장하며 HDD를 빠르게 대체할 것으로 전망하고 있다.

▲3D 플로팅 게이트(Floating Gate) vs. 3D CTF(Charge Trap Flash)

 
용어설명
CTF(Charge Trap Flash) 기반 4D 낸드 : 4D 낸드는 기존 일부 업체가 플로팅 게이트 셀 구조에 PUC(Peri. Under Cell)를 결합한 방식과 달리, SK하이닉스를 포함한 대부분 업체가 3D 낸드에 채용 중인 CTF 셀 구조와 기술을 결합한 점이 특징. SK하이닉스는 특성이 우수한 CTF 기반에서 업계 최초로 PUC를 도입 최고 수준의 성능과 생산성을 동시에 구현한 차별성을 강조하기 위해 'CTF 기반 4D 낸드플래시'로 명명
 
플로팅 게이트(Floating Gate) : 전하를 도체(①)에 저장하는 방식으로 2D 낸드에 주로 적용돼 왔으며 공정 미세화가 진행될수록 셀간 간섭이 심해져 성능이 떨어질 수 있어 대부분의 3D 낸드 업체는 CTF를 채용 중이다. 전하를 부도체(②)에 저장해 셀간 간섭 문제를 해결한 기술로, 기존 기술보다 단위당 셀 면적을 줄이면서도 읽기, 쓰기 성능을 높일 수 있어 대부분의 3D 낸드에 적용되고 있다.
 

▲Conventional 구조 (좌측 그림) 데이터를 저장하는 영역인 셀의 작동을 관장하는 주변부(Peri.) 회로를 셀 영역  옆에 배치하는 기술로 2D 낸드부터 3D 낸드까지 지속 적용되고 있다. 주변부(Peri.) 회로를 셀 회로 하단부에 배 치해 생산효율을 극대화하는 기술

QLC(Quadruple level Cell) : 낸드플래시는 데이터 저장 방식에 따라 ▲ 셀 하나에 1비트 저장 SLC(Single Level Cell) ▲2비트를 저장하는 MLC(Multi) ▲3비트를 저장하는 TLC(Triple Level Cell), 4비트를 저장하는 QLC로 나뉜다.

가령, 셀과 전하의 양을 각각 물컵과 물이라고 한다면 SLC는 컵에 물이 있는지(0) 또는 없는지(1)에 따라 데이터를 저장하게 되며 MLC는 컵에 있는 물의 양을 조절해 데이터를 저장한다. 즉, 물이 하나도 없는 상태(1, 1)와 물이 3분의 1정도 찬 상태(1, 0), 3분의 2 정도 찬 상태(0, 1), 가득 찬 상태(0, 0)로 세분화해 데이터를 구분한다.

LC의 경우 전하가 가득 찬 상태(0, 0, 0, 0)부터 하나도 없는 상태(1, 1, 1, 1)까지 더욱 세분화해 데이터를 저장할 수 있다. 결론적으로 동일한 셀을 가진 SLC 대비 QLC는 4배 더 많은 데이터를 저장할 수 있어 고용량을 구현하기 용이하고, 생산원가 효율성도 높다.
 
플레인(Plane) : 낸드에서 칩 동작을 동시에 개별적으로 수행하기 위해 설정한 셀과 주변부 회로들의 집합체이며, 그림과 같이 하나의 낸드는 2개 또는 4개의 Plane으로 구성